ARM
UKサイト Chinaサイト 投資家情報 イベント情報 プレスルーム 採用情報 Document Center


THE ARCHITECTURE FOR THE DIGITAL WORLD
メールサービス
会社概要 マーケット プロダクト&ソリューション テクニカルサポート ドキュメント
プロダクト&ソリューション
TOP > プロダクト&ソリューション > プロセッサ&データエンジン > コア・ファミリ
フィジカルIPソリューション
プロセッサ
プロセッサコアの概要
コアの選択
コア・ファミリ
ARM命令セット・アーキテクチャ
リファレンス・メソドロジ
アプリケーション向けコア
組込み向けコア
セキュア・コア
NEON
ARM IP Models
ライセンシング
オンチップ・デバッグ&トレース
開発ツール
RealViewマイクロコントローラ開発キット(MDK)
セキュリティ&パワーマネージメントソリューション
AMBA Fabric IP
グラフィックス&JAVAソリューション
オペレーティング システム サポート
コンサルタンシ

Cortexファミリ

ARM Cortex-M3

ARM Cortex™-M3プロセッサは、高性能で低コストのプラットフォームとして開発され、最小限のメモリ実装、ピン数の削減、低消費電力というニーズを満たすと同時に、卓越した処理性能と割込み応答速度を提供します。

ARM Cortex-M3 32ビットRISCプロセッサは、Thumb®-2命令だけを実行することにより、通常、マイクロコントローラ・クラスのアプリケーションなら2、3キロバイト程度のメモリで、8、16ビット・デバイス並みのメモリ・サイズのARMコアに期待される高性能を提供します。
image
拡大図

メモリ要件を最小化することに加え、ARM Cortex-M3プロセッサは、ARMの設計としては最小の32ビット・コアです。周辺システム・ペリフェラルの大半を含め、CPUコアに33kゲート、全体で60kゲートしか使用しません。この設計により、必要なシリコン面積がさらに減るため、極めて小さいパッケージを使用したり、0.35uM、0.25uMなど低コストのプロセスでデバイスを製造したりすることも可能です。

ARM Cortex-M3プロセッサでは、デバッグに必要なピン数も21本から5本に減ります。これは、現在のマルチピン式JTAGポートに代わり、新しいデバッグ・インタフェース技術、すなわち「シリアルワイヤ・デバッグ」を実装しているためです。

卓越した性能

ARM Cortex-M3プロセッサは、比類のない性能、消費電力、メモリ有効利用度を誇るだけでなく、割込み処理においても優れています。ハードウェアで割込みを処理するレジスタ操作機能を実装しているため、割込みを開始する際のクロック・オーバヘッドが非常に小さく、わずか6サイクルで保留割込みと高優先度の割込みを切り替えられるからです。標準装備の割込みチャネルは32本ですが、実装にて1〜240本に設定可能です。

ARM Cortex-M3プロセッサは、複雑なアプリケーションで特権モード処理を行うためのメモリ保護ユニット(MPU)もオプションで搭載できます。

イネーブリング技術


ARM Cortex-M3プロセッサは、最初から最小限のメモリ・システムで最適な性能と消費電力を提供するために設計されました。このため、ARM命令セットの性能と業界最先端のコード密度を兼ね備えたThumb-2命令しか実行しません。3段パイプラインのハーバード・アーキテクチャをベースとし、アンアラインド・データ・ストレージ、シングル・サイクルのビット操作に対応することで、メモリ有効利用度も最大化します。

ARM Cortex-M3プロセッサの卓越した性能は、改訂を重ねたアーキテクチャによって実現しており、ハードウェア除算、シングル・サイクル乗算など、多くの新技術も実装されています。

performance_characteristics
  0.18 μm 0.13 μm
  Speed
Opt
Area
Opt
Speed
Opt
Area
Opt
Standard Cells SAGE-X Metro SAGE-X Metro
         
Frequency (MHz)* 100 50 135 50
Area (mm²) 0.86 0.70 0.39 0.30
Power (mW/MHz) 0.19 0.14 0.12 0.09

コアの実装面積、周波数範囲、消費電力は、プロセス、ライブラリ、最適化に依存します。上記の数字は、汎用TSMCプロセス・テクノロジーとARM Artisanスタンダード・セル・ライブラリ/RAMを使用して合成したコアの例です。実装面積には、Cortex-M3プロセッサコア、TSMC0.18uでスタンダードセルにArtisan-Metroライブラリ使用し、50MHzをターゲット周波数として面積最適化したもので、実装面積には、Cortex-M3プロセッサコア、バスマトリクス、Flashインターフェース、SRAM/ペリフェラル・インターフェース、フラッシュパッチ、ウォッチポイント・ユニット、データアクセス・ポート、シリアル・ワイアー・ポートが含まれています。

速度を最適化した実装とは、ターゲットとする周波数性能を達成するためのライブラリの選択、合成フローの決定およびトレードオフを指します。実装面積を最適化した実装とは、ターゲットとする面密度を達成するためのライブラリの選択、合成フローの決定およびトレードオフを指します。

*ワーストケース条件
 ― 0.18μmプロセス ― 1.62V、125C、スローシリコン。0.13μmプロセス ― 1.08V、125C、スローシリコン。

† ティピカルケース条件
 ― 0.18μmプロセス ― -1.8V、25C、ティピカルシリコン。0.13μmプロセス ― 1.2V、25C、ティピカルシリコン。

ARM技術者のためのご相談コーナー

関連情報


page top

UKサイト お問い合わせ サイトマップ このサイトについて
Copyright